在設計多層電路板之前，PCB設計者需要首先根據(jù)電路的規(guī)模、電路板的尺寸和電磁兼容(EMC)的要求來確定所采用的電路板結(jié)構(gòu)，也就是決定采用4層，6層，還是更多層數(shù)的電路板。確定層數(shù)之后，再確定內(nèi)電層的放置位置以及如何在這些層上分布不同的信號。這就是多層PCB層疊結(jié)構(gòu)的選擇問題。層疊結(jié)構(gòu)是影響PCB板EMC性能的一個重要因素，也是抑制電磁干擾的一個重要手段。本節(jié)將介紹多層PCB板層疊結(jié)構(gòu)的相關內(nèi)容。對于電源、地的層數(shù)以及信號層數(shù)確定后，它們之間的相對排布位置是每一個PCB工程師都不能回避的話題。
一、電路板層的排布一般原則：
1、確定多層PCB板的層疊結(jié)構(gòu)需要考慮較多的因素。從布線方面來說，層數(shù)越多越利于布線，但是制板成本和難度也會隨之增加。對于生產(chǎn)廠家來說，層疊結(jié)構(gòu)對稱與否是PCB板制造時需要關注的焦點，所以層數(shù)的選擇需要考慮各方面的需求，以達到最佳的平衡。對于有經(jīng)驗的設計人員來說，在完成元器件的預布局后，會對PCB的布線瓶頸處進行重點分析。結(jié)合其他EDA工具分析電路板的布線密度；再綜合有特殊布線要求的信號線如差分線、敏感信號線等的數(shù)量和種類來確定信號層的層數(shù)；然后根據(jù)電源的種類、隔離和抗干擾的要求來確定內(nèi)電層的數(shù)目。這樣，整個電路板的板層數(shù)目就基本確定了。
2、元件面下面(第二層)為地平面，提供器件屏蔽層以及為頂層布線提供參考平面；敏感信號層應該與一個內(nèi)電層相鄰(內(nèi)部電源/地層)，利用內(nèi)電層的大銅膜來為信號層提供屏蔽。電路中的高速信號傳輸層應該是信號中間層，并且夾在兩個內(nèi)電層之間。這樣兩個內(nèi)電層的銅膜可以為高速信號傳輸提供電磁屏蔽，同時也能有效地將高速信號的輻射限制在兩個內(nèi)電層之間，不對外造成干擾。
3、所有信號層盡可能與地平面相鄰。
4、盡量避免兩信號層直接相鄰；相鄰的信號層之間容易引入串擾，從而導致電路功能失效。在兩信號層之間加入地平面可以有效地避免串擾。
5、主電源盡可能與其對應地相鄰。
6、兼顧層壓結(jié)構(gòu)對稱。
7、對于母板的層排布，現(xiàn)有母板很難控制平行長距離布線，對于板級工作頻率在50MHZ以上的(50MHZ以下的情況可參照，適當放寬)，建議排布原則：
元件面、焊接面為完整的地平面(屏蔽)；
無相鄰平行布線層；
所有信號層盡可能與地平面相鄰；
關鍵信號與地層相鄰，不跨分割區(qū)。
注：具體PCB的層的設置時，要對以上原則進行靈活掌握，在領會以上原則的基礎上，根據(jù)實際單板的需求，如：是否需要一關鍵布線層、電源、地平面的分割情況等，確定層的排布，切忌生搬硬套，或摳住一點不放。
8、多個接地的內(nèi)電層可以有效地降低接地阻抗。例如，A信號層和B信號層采用各自單獨的地平面，可以有效地降低共模干擾。
二、PCB設計常用的層疊結(jié)構(gòu)：
4層板
下面通過4層板的例子來說明如何優(yōu)選各種層疊結(jié)構(gòu)的排列組合方式。
對于常用的4層板來說，有以下幾種層疊方式(從頂層到底層)：
(1)Siganl_1(Top)，GND(Inner_1)，POWER(Inner_2)，Siganl_2(Bottom)。
(2)Siganl_1(Top)，POWER(Inner_1)，GND(Inner_2)，Siganl_2(Bottom)。
(3)POWER(Top)，Siganl_1(Inner_1)，GND(Inner_2)，Siganl_2(Bottom)。
顯然，方案3電源層和地層缺乏有效的耦合，不應該被采用。
那么方案1和方案2應該如何進行選擇呢?一般情況下，設計人員都會選擇方案1作為4層板的結(jié)構(gòu)。選擇的原因并非方案2不可被采用，而是一般的PCB板都只在頂層放置元器件，所以采用方案1較為妥當。但是當在頂層和底層都需要放置元器件，而且內(nèi)部電源層和地層之間的介質(zhì)厚度較大，耦合不佳時，就需要考慮哪一層布置的信號線較少。對于方案1而言，底層的信號線較少，可以采用大面積的銅膜來與POWER層耦合；反之，如果元器件主要布置在底層，則應該選用方案2來制板。
6層板
在完成4層板的層疊結(jié)構(gòu)分析后，下面通過一個6層板組合方式的例子來說明6層板層疊結(jié)構(gòu)的排列組合方式和優(yōu)選方法。(1)Siganl_1(Top)，GND(Inner_1)，Siganl_2(Inner_2)，Siganl_3(Inner_3)，POWER(Inner_4)，Siganl_4(Bottom)。方案1采用了4層信號層和2層內(nèi)部電源/接地層，具有較多的信號層，有利于元器件之間的布線工作，但是該方案的缺陷也較為明顯，表現(xiàn)為以下兩方面。
①電源層和地線層分隔較遠，沒有充分耦合。
②信號層Siganl_2(Inner_2)和Siganl_3(Inner_3)直接相鄰，信號隔離性不好，容易發(fā)生串擾。(2)Siganl_1(Top)，Siganl_2(Inner_1)，POWER(Inner_2)，GND(Inner_3)，Siganl_3(Inner_4)，Siganl_4(Bottom)。
方案2相對于方案1，電源層和地線層有了充分的耦合，比方案1有一定的優(yōu)勢，但是Siganl_1(Top)和Siganl_2(Inner_1)以及Siganl_3(Inner_4)和Siganl_4(Bottom)信號層直接相鄰，信號隔離不好，容易發(fā)生串擾的問題并沒有得到解決。
(3)Siganl_1(Top)，GND(Inner_1)，Siganl_2(Inner_2)，POWER(Inner_3)，GND(Inner_4)，Siganl_3(Bottom)。
相對于方案1和方案2，方案3減少了一個信號層，多了一個內(nèi)電層，雖然可供布線的層面減少了，但是該方案解決了方案1和方案2共有的缺陷。
①電源層和地線層緊密耦合。
②每個信號層都與內(nèi)電層直接相鄰，與其他信號層均有有效的隔離，不易發(fā)生串擾。
③Siganl_2(Inner_2)和兩個內(nèi)電層GND(Inner_1)和POWER(Inner_3)相鄰，可以用來傳輸高速信號。兩個內(nèi)電層可以有效地屏蔽外界對Siganl_2(Inner_2)層的干擾和Siganl_2(Inner_2)對外界的干擾。
綜合各個方面，方案3顯然是最優(yōu)化的一種，同時，方案3也是6層板常用的層疊結(jié)構(gòu)。
通過對以上兩個例子的分析，相信讀者已經(jīng)對層疊結(jié)構(gòu)有了一定的認識，但是在有些時候，某一個方案并不能滿足所有的要求，這就需要考慮各項設計原則的優(yōu)先級問題。遺憾的是由于電路板的板層設計和實際電路的特點密切相關，不同電路的抗干擾性能和設計側(cè)重點各有所不同，所以事實上這些原則并沒有確定的優(yōu)先級可供參考。但可以確定的是，設計原則2(內(nèi)部電源層和地層之間應該緊密耦合)在設計時需要首先得到滿足，另外如果電路中需要傳輸高速信號，那么設計原則3(電路中的高速信號傳輸層應該是信號中間層，并且夾在兩個內(nèi)電層之間)就必須得到滿足。
10層板
PCB典型10層板設計
一般通用的布線順序是TOP--GND---信號層---電源層---GND---信號層---電源層---信號層---GND---BOTTOM
本身這個布線順序并不一定是固定的，但是有一些標準和原則來約束：如top層和bottom的相鄰層用GND，確保單板的EMC特性；如每個信號層優(yōu)選使用GND層做參考平面；整個單板都用到的電源優(yōu)先鋪整塊銅皮；易受干擾的、高速的、沿跳變的優(yōu)選走內(nèi)層等等。
三、PCB設計之疊層結(jié)構(gòu)改善案例
問題點
產(chǎn)品有8組網(wǎng)口與光口，測試時發(fā)現(xiàn)第八組光口與芯片間的信號調(diào)試不通，導致光口8調(diào)試不通，無法工作，其他7組光口通信正常。
1、問題點確認
根據(jù)客戶端提供的信息，確認為L6層光口8與芯片8之間的兩條差分阻抗線調(diào)試不通；
2、客戶提供的疊構(gòu)與設計要求
改善措施
影響阻抗信號因素分析：
線路圖分析：客戶L56層阻抗設計較為特殊，L6層阻抗參考L5/L7層，L5層阻抗參考L4/L6層，其中L5/L6層互為參考層，中間未做地層屏蔽，光口8與芯片8之間線路較長，L6層與L5層間存在較長的平行信號線(約30%長度)容易造成相互干擾，從而影響了阻抗的精準度，阻抗線的設計屏蔽層不完整，也造成阻抗的不連續(xù)性，其他7組部分也有相似問題，但相對較輕微。
L56層存在特殊設計(均為信號層，存在差分阻抗平行設計、相鄰阻抗層間未設計參考地層)，客戶端未充分考慮相鄰層走線存在的干擾，導致調(diào)試不通問題。
與客戶溝通對疊層進行優(yōu)化，將L45、L56、L67層結(jié)構(gòu)進行了調(diào)整，介質(zhì)層厚度分別由20.87mil、6mil、13mil調(diào)整為5.12mil、22.44mil、5.12mil，將而L4、L7間的參考地層間的距離拉近，L56層互為參考且屏蔽不足的線路層距離拉遠，減少干擾。
優(yōu)化后的疊層結(jié)構(gòu)：
優(yōu)化后的阻抗匹配：
改善效果
通過調(diào)整疊層結(jié)構(gòu)，拉大L56層相鄰信號層之間的距離，串擾造成的系統(tǒng)故障問題得到解決。
深圳宏力捷推薦服務：PCB設計打樣 | PCB抄板打樣 | PCB打樣&批量生產(chǎn) | PCBA代工代料
簡體中文
English
